功率倍增器直接影响MER和带内带外失真

一个完全实时、闭环、自适应电缆数字预失真解决方案，由FPGA结构中的执行器和嵌入式处理器中基于软件的自适应机制组成。该实现方案使用Intel® Arria® 10 660 FPGA和嵌入式ARM® Cortex®处理器。DPD IP内核和ARM的功耗为5.3 W，尽管使用更新一代的FPGA或转换为ASIC，此功率仍应低于3 W。

宽带数字预失真复杂基带处理中的频率偏移要求。

传统窄带数字预失真在复杂基带处完成

宽带电缆数字预失真、OOB HD必须是频率偏移以允许RF上变频

无带宽限制的理想化数字预失真方案,显示ADCA3992在76.8 dBmV总复合电源、34 V电源电压、400 mA偏置电流（13.6 W直流电源）下工作的测试结果。

ADCA3992在76.8 dBmV下没有数字预失真（蓝色）和有数字预失真（橙色）时的性能。

制造商: Texas Instruments

产品种类: RS-485接口IC

安装风格: SMD/SMT

封装 / 箱体: SOIC-8

系列: SN65HVD1781

功能: Transceiver

数据速率: 1 Mb/s

激励器数量: 1 Driver

接收机数量: 1 Receiver

双工: Half Duplex

电源电压-最大: 5.5 V

电源电压-最小: 3.15 V

工作电源电流: 6 mA

最小工作温度: - 40 C

最大工作温度: + 125 C

封装: Cut Tape

封装: MouseReel

封装: Reel

输入电压: - 7 V to + 12 V

输出电压: 2.75 V

产品: RS-485 Transceivers

商标: Texas Instruments

关闭: No Shutdown

工作电源电压: 3.3 V, 5 V

Pd-功率耗散: 905 mW

产品类型: RS-485 Interface IC

传播延迟时间: 200 ns

工厂包装数量: 2500

子类别: Interface ICs

单位重量: 76 mg

节点通常支持多达4个RF端口，每个端口都有其自己的混合端口，并且通常由通过同轴电缆注入的60 V交流电源供电，这就迫使对设计做出重大更改，并产生了新的散热管理问题。

为了支持采用DOCSIS 3.1的更高阶QAM方案，节点输出端对MER的苛刻要求已从43 dB增加到48 dB。2在这样高的MER要求下，DAC时钟上的相位噪声和杂散信号会对系统性能产生影响。功率倍增器直接影响MER和带内带外失真的主要不利因素是非线性失真，包含谐波和交调失真。

在108 MHz至1218 MHz的倍频程工作范围内，存在多个带内奇偶次谐波，而在185个D3.0载波（或等效载波）下，会产生一组非常复杂的IM产物。倾斜也有显著的影响，因为较高频道中的功率比最低频道中的功率大100多倍，所以这里会产生显著的差频积。峰均功率比(PAPR)超过12 dB。

(素材来源：chinaaet和ttic.如涉版权请联系删除。特别感谢）