常数乘法器和延迟器来实现系统使加密贯空程序运行过程

一个N节延时的横向网络结构，不过它是对y(n)延时，因此也是个反馈网络。

数字滤波器运算结构的不同，将会影响系统运算的精度、误差、速度和经济性等性能指标。在一般情况下，都要求使用尽可能少的常数乘法器和延迟器来实现系统，并要求运算误差尽可能小。

这些要求有时是互相矛盾的，例如，为了获得个有较小运算误差的结构，使用的乘法器和延迟器的数目往往并不是最少的。

IIR滤波器有以下几种基本网络结构：直接I型、直接II型、级联型和并联型。各种结构都有其优缺点。鉴于级联型常用于均衡器中，而且优点比较突出，所以，以级联型为便详细介绍其算法实现。

由于只有1个密钥，破译者完全可以通过截取DSP和微狗之间的通信数据，很容易地得到密钥。一旦得到密钥，这种保护体制也就形同虚设了。因此，我们又采取了基于数据驱动的连续保护。

数据驱动的连续保护，即是对程序中重要的参数或变量进行加密处理。由于这些参数或变量在程序运行时需要反复使用。故而通过对它们的保护，就可以使加密贯空程序的整个运行过程。

性价比较高的定点数字信号处理器，其主要特点如下：

先进的改造型哈佛结构，操作速率可达100MIPS；

先进的多总线结构，3条16位数据存储器总线和1条程序存储器总线；

40位算术逻辑单元（ALU），包括1个40位桶形移位器和2个40位累加器；

1个17×17乘法器和1个40位专用加法器，允许16位带（或不带）符号的乘法；

8个辅助寄存器及1个软件栈，允许使用业界最先进的定点DSP C语言编译器；

数据/程序寻址空间1M×6bit，内置4K×16bit ROM和16K×16bit RAM。

内置可编程等待状态发生器、锁相环时钟产生器、2个多通道缓冲串行口、1个8位并行与外部处理器通信的HPI口、2个16位定时器以及6通道DMA控制器；

低功耗，工作电源有3V和1.8V（内核使用）。

来源：21ic.如涉版权请联系删除。图片供参考