定点数字信号处理器（DSP）

TMS320VC5510A

定点数字信号处理器

优势特征：

高性能，低功耗，定点TMS320C55x™；数字信号处理器（DSP）

6.25- / 5-ns指令周期时间

160- / 200-MHz时钟频率

每个周期执行一/两条指令

双倍乘法器（每秒高达4亿次乘法累加（MMACS））

两个算术/逻辑单元

一条内部程序总线

三个内部数据/操作读总线

两个内部数据/运算写总线

指令缓存（24K字节）

160K x 16位片上RAM组成：

具有无胶接口的32位外部存储器接口（EMIF）：

异步静态RAM（SRAM）

异步EPROM

同步DRAM（SDRAM）

同步突发SRAM（SBSRAM）

六个设备功能域的可编程低功耗控制

片上外设

两个20位定时器

六通道直接存储器访问（DMA）控制器

三个多通道缓冲串行端口（McBSP）

16位并行增强型主机端口接口（EHPI）

可编程数字锁相环（DPLL）时钟发生器

八个通用I / O（GPIO）引脚和专用通用输出（XF）

基于片上扫描的仿真逻辑

3.3V I / O电源电压

1.6V内核电源电压

产品概述：

TMS320VC5510 A

定点数字信号处理器（DSP）

基于TMS320C55x DSP生成CPU处理器内核。

C55x™; DSP架构通过提高

并行度并集中精力降低功耗来实现高性能和低功耗。

CPU支持内部总线结构，该结构由一个程序总线，

三个数据读取总线，两个数据写入总线

以及专用于外设和DMA活动的附加总线组成。

这些总线提供了在一个周期内

最多执行三个数据读取和两个数据写入的能力。

DMA控制器每个周期最多

可以执行两次数据传输，而与CPU活动无关。

C55x CPU提供两个乘法累加（MAC）单元，

每个单元可以在一个周期内进行17位x 17位乘法。

附加的16位ALU支持中央40位算术/逻辑单元（ALU）。

ALU的使用在指令集的控制下，

具有优化并行活动和功耗的能力。

这些资源在C55x CPU的地址单元（AU）

和数据单元（DU）中进行管理。

C55x™； DSP生成支持可变字节宽度的指令集，

以提高代码密度。

指令单元（IU）从内部或外部存储器执行32位程序提取，

并将该程序单元（PU）的指令排队。

程序单元对指令进行解码，将任务定向到AU和DU资源，

并管理完全受保护的管道。

预测分支功能可避免执行条件指令时发生流水线刷新。

来源：TEXASINSTRUMENTS.如涉版权请联系删除.